

# Obsah:

<b>1</b>	<b>ÚVOD.....</b>	<b>9</b>
1.1	ANALOGOVÉ A ČÍSLICOVÉ VELIČINY .....	10
1.2	ANALOGOVÉ A ČÍSLICOVÉ SIGNÁLY .....	12
1.3	ZAMĚŘENÍ UČEBNICE.....	13
<b>2</b>	<b>ČÍSELNÉ SOUSTAVY .....</b>	<b>15</b>
2.1	OBVYKLÉ ČÍSELNÉ SOUSTAVY .....	16
2.2	PŘEVODY MEZI ČÍSELNÝMI SOUSTAVAMI.....	18
2.2.1	<i>Převod čísla do dekadické soustavy.</i> .....	18
2.2.2	<i>Převod čísla z dekadické soustavy .....</i>	19
2.2.3	<i>Převody mezi obecnými soustavami.....</i>	22
2.2.4	<i>Převod desetinných čísel do dvojkové soustavy.....</i>	24
2.2.5	<i>Aritmetické operace v číselných soustavách .....</i>	25
2.2.6	<i>Vyjádření záporných čísel.....</i>	33
2.3	ÚLOHY K SAMOSTATNÉMU ŘEŠENÍ.....	38
<b>3</b>	<b>KÓDOVÁNÍ DAT .....</b>	<b>39</b>
3.1	KÓDY POUŽÍVANÉ PRO STROJOVÉ OPERACE.....	39
3.1.1	<i>Přímý dvojkový kód .....</i>	40
3.1.2	<i>Kódy pro zkrácení zápisu binárních čísel.....</i>	40
3.1.3	<i>BCD kód (8421 kód).....</i>	41
3.1.4	<i>Excess 3 kód ( kód BCD+3).....</i>	42
3.1.5	<i>Grayův kód.....</i>	43
3.1.6	<i>Kódy k z n .....</i>	46
3.2	OCHRANA PŘI PŘENOSU KÓDŮ .....	46
3.2.1	<i>Kontrola paritou.....</i>	46
3.2.2	<i>Samoopravný kód .....</i>	47
3.3	ČÁROVÉ KÓDY .....	49
3.4	MAGNETICKÝ KÓD .....	52
3.5	KÓD ASCII .....	54
3.6	UNICODE .....	55
3.7	ÚLOHY K SAMOSTATNÉMU ŘEŠENÍ.....	57
<b>4</b>	<b>LOGICKÉ FUNKCE.....</b>	<b>58</b>
4.1	LOGICKÉ FUNKCE JEDNÉ PROMĚNNÉ .....	59
4.2	LOGICKÉ FUNKCE DVOU PROMĚNNÝCH .....	60
4.3	BOOLEOVA ALGEBRA.....	63

<b>4.4 ZPŮSOBY POPISU LOGICKÝCH FUNKCIÍ .....</b>	<b>66</b>
4.4.1 <i>Pravdivostní tabulka</i> .....	66
4.4.2 <i>Seznam stavových indexů</i> .....	69
4.4.3 <i>Logický výraz</i> .....	70
4.4.4 <i>Vénnův diagram</i> .....	71
4.4.5 <i>Zobrazení pomocí map</i> .....	71
4.4.6 <i>Zobrazení na n - rozměrném tělese</i> .....	74
<b>4.5 MINIMALIZACE LOGICKÝCH FUNKCIÍ .....</b>	<b>75</b>
4.5.1 <i>Minimalizace pomocí zákonů Booleovy algebry</i> .....	76
4.5.2 <i>Minimalizace logické funkce pomocí map</i> .....	78
4.5.3 <i>Minimalizace metodou Quine - Mc Cluskey</i> .....	84
<b>4.6 ÚLOHY K SAMOSTATNÉMU ŘEŠENÍ.....</b>	<b>86</b>
<b>5 ZÁKLADNÍ LOGICKÉ ČLENY .....</b>	<b>88</b>
<b>5.1 ZÁKLADNÍ POJMY LOGICKÝCH ČLENŮ .....</b>	<b>90</b>
5.1.1 <i>Šumová imunita</i> .....	91
5.1.2 <i>Logický zisk N</i> .....	92
5.1.3 <i>Dynamické parametry logických obvodů</i> .....	92
5.1.4 <i>Frekvenční poměry</i> .....	94
5.1.5 <i>Energetické poměry logických členů</i> .....	94
5.1.6 <i>Připojení nepoužitých vstupů</i> .....	94
<b>5.2 LOGICKÁ ZAPOJENÍ TTL .....</b>	<b>95</b>
5.2.1 <i>Hradlo NAND</i> .....	95
5.2.2 <i>Hradlo NOR</i> .....	97
5.2.3 <i>Modifikace členů TTL</i> .....	98
<b>5.3 LOGICKÉ OBVODY CMOS .....</b>	<b>100</b>
5.3.1 <i>Princip činnosti invertoru CMOS</i> .....	103
5.3.2 <i>Hradla NAND a NOR</i> .....	105
5.3.3 <i>Základní parametry</i> .....	106
5.3.4 <i>Vzájemné spojování obvodů CMOS a TTL</i> .....	108
5.3.5 <i>Několik praktických poznámek</i> .....	110
<b>5.4 ÚLOHY K SAMOSTATNÉMU ŘEŠENÍ.....</b>	<b>112</b>
<b>6 KOMBINAČNÍ LOGICKÉ OBVODY .....</b>	<b>113</b>
<b>6.1 SYNTÉZA KOMBINAČNÍCH LOGICKÝCH OBVODŮ .....</b>	<b>114</b>
6.1.1 .....	116
<b>6.2 DEKODÉRY .....</b>	<b>118</b>
6.2.1 <i>Dekodér z binárního kódu na kód 1 z N</i> .....	118
6.2.2 <i>Dekodér z kódu BCD na kód 1 z 10</i> .....	121
6.2.3 <i>Dekodéry pro sedmisegmentové displeje</i> .....	122
<b>6.3 MULTIPLEXERY .....</b>	<b>127</b>
<b>6.4 DEMULTIPLEXERY .....</b>	<b>133</b>

*Obsah*

<b>6.5</b>	<b>KOMPARÁTORY.....</b>	<b>135</b>
<b>6.6</b>	<b>OBVODY PRO ARITMETICKÉ OPERACE .....</b>	<b>138</b>
<b>6.6.1</b>	<b>Sčítacíky.....</b>	<b>138</b>
<b>6.6.2</b>	<b>Poloviční sčítacíka .....</b>	<b>140</b>
<b>6.6.3</b>	<b>Úplná sčítacíka .....</b>	<b>142</b>
<b>6.6.4</b>	<b>Paralelní sčítacíky.....</b>	<b>144</b>
<b>6.6.5</b>	<b>BCD sčítacíka .....</b>	<b>148</b>
<b>6.7</b>	<b>ÚLOHY K SAMOSTATNÉMU ŘEŠENÍ.....</b>	<b>151</b>
<b>7</b>	<b>SEKVENČNÍ LOGICKÉ OBVODY .....</b>	<b>152</b>
<b>7.1</b>	<b>ZÁKLADNÍ POJMY .....</b>	<b>153</b>
<b>7.1.1</b>	<b>Časové generování stavu .....</b>	<b>154</b>
<b>7.2</b>	<b>ARCHITEKTURA SEKVENČNÍCH OBVODŮ .....</b>	<b>155</b>
<b>7.3</b>	<b>STAVOVÝ DIAGRAM.....</b>	<b>157</b>
<b>7.4</b>	<b>SYNTÉZA SEKVENČNÍCH LOGICKÝCH OBVODŮ.....</b>	<b>157</b>
<b>7.5</b>	<b>KLOPNÉ OBVODY .....</b>	<b>158</b>
<b>7.5.1</b>	<b>Jednoduchý klopný obvod RS .....</b>	<b>159</b>
<b>7.5.2</b>	<b>Klopný obvod RST.....</b>	<b>163</b>
<b>7.5.3</b>	<b>Klopný obvod typu D.....</b>	<b>164</b>
<b>7.5.4</b>	<b>Dvojčinný klopný obvod RST.....</b>	<b>166</b>
<b>7.5.5</b>	<b>Dvojčinný klopný obvod JK.....</b>	<b>167</b>
<b>7.5.6</b>	<b>Čelem řízený klopný obvod typu D .....</b>	<b>168</b>
<b>7.6</b>	<b>NÁVRH SEKVENČNÍCH OBVODŮ.....</b>	<b>170</b>
<b>8</b>	<b>POSUVNÉ REGISTRY A ČÍTAČE .....</b>	<b>181</b>
<b>8.1</b>	<b>POSUVNÉ REGISTRY.....</b>	<b>181</b>
<b>8.1.1</b>	<b>Statické posuvné registry.....</b>	<b>182</b>
<b>8.1.2</b>	<b>Dynamické posuvné registry.....</b>	<b>186</b>
<b>8.1.3</b>	<b>Struktury CCD.....</b>	<b>188</b>
<b>8.2</b>	<b>ČÍTAČE IMPULSŮ A DĚLIČE FREKVENCE .....</b>	<b>189</b>
<b>8.2.1</b>	<b>Asynchronní čítače .....</b>	<b>192</b>
<b>8.2.2</b>	<b>Synchronní čítače .....</b>	<b>194</b>
<b>8.2.3</b>	<b>Návrh čítačů.....</b>	<b>196</b>
<b>8.2.4</b>	<b>Integrované asynchronní čítače .....</b>	<b>196</b>
<b>8.2.5</b>	<b>Integrované synchronní čítače .....</b>	<b>202</b>
<b>8.3</b>	<b>ÚLOHY K SAMOSTATNÉMU ŘEŠENÍ.....</b>	<b>207</b>
<b>9</b>	<b>PAMĚTI.....</b>	<b>208</b>
<b>9.1</b>	<b>DĚLENÍ PAMĚTI .....</b>	<b>209</b>
<b>9.1.1</b>	<b>Dělení podle způsobu přístupu do paměti .....</b>	<b>210</b>
<b>9.1.2</b>	<b>Dělení podle možnosti zápisu a čtení .....</b>	<b>210</b>
<b>9.1.3</b>	<b>Dělení podle činnosti paměťové buňky .....</b>	<b>212</b>

9.1.4	<i>Dělení paměti podle technologie</i>	213
9.2	PAMĚTI RWM - RAM	217
9.2.1	<i>Statické paměti RWM</i>	217
9.2.2	<i>Dynamické paměti</i>	222
9.2.3	<i>Obvody pro řízení obnovení</i>	224
9.3	PAMĚTI ROM	226
9.3.1	<i>Maskou programovatelná ROM</i>	227
9.3.2	<i>Programovatelná paměť PROM</i>	227
9.3.3	<i>Paměť EPROM</i>	228
9.3.4	<i>Elektricky mazatelná paměť EEPROM</i>	230
9.3.5	<i>Paměťové systémy</i>	231
9.4	ÚLOHY K SAMOSTATNÉMU ŘEŠENÍ	236
<b>10</b>	<b>ÚVOD DO MIKROPROCESOROVÉ TECHNIKY</b>	<b>237</b>
10.1	NĚKTERÉ POJMY MIKROPROCESOROVÉTECHNIKY	237
10.2	STRUKTURY POČÍTAČŮ	238
10.2.1	<i>Von Neumannova architektura</i>	238
10.2.2	<i>Činnost počítače s von Neumannovou koncepcí</i>	242
10.2.3	<i>Současné počítače s von Neumannovou koncepcí</i>	243
10.3	HARWARDSKÁ ARCHITEKTURA	243
10.3.1	<i>Popis Harwardské architektury</i>	244
10.4	ZÁKLADNÍ BLOKY MIKROPROCESORU	246
10.4.1	<i>Aritmeticko-logická jednotka</i>	248
10.4.2	<i>Stavové registry</i>	249
10.4.3	<i>Pracovní registry</i>	249
10.5	PROCESORY CISC A RISC	250
10.5.1	<i>Vlastnosti procesorů CISC</i>	250
10.5.2	<i>Procesory s instrukční sadou RISC</i>	250
10.5.3	<i>Porovnání procesorů CISC a RISC</i>	251
10.6	ČINNOST BLOKŮ V PROCESORECH	253
10.6.1	<i>Činnost řadiče mikroprocesoru</i>	253
10.6.2	<i>Druhy řadičů</i>	255
10.6.3	<i>Klasifikace mikroinstrukcí</i>	259
10.7	ÚLOHY K SAMOSTATNÉMU ŘEŠENÍ	261
<b>LITERATURA</b>		<b>262</b>
<b>REJSTŘÍK</b>		<b>263</b>