

<u>Obsah</u>	Strana
Předmluva _____	3
Vyučovací stavebnicový mikropočítač _____	5
1 Čtyřbitový procesor složený ze standardních integrovaných obvodů <i>TTL</i> _____	5
1.1 Zdroj hodinového signálu _____	5
1.1.1 Generátor obdélníkových impulzů _____	5
Úloha 1.1 Generátor obdélníkových impulzů _____	7
1.1.2 Generátor fázově posunutých hodinových signálů _____	7
Úloha 1.2 Generátor hodinového signálu $\Phi 1$ _____	8
Úloha 1.3 Generátor hodinových signálů $\Phi 1$ a $\Phi 2$ _____	11
1.1.3 Startování generátoru hodinového signálu _____	11
Úloha 1.4 Startovací obvod závisející na době stlačení tlačítka _____	12
Úloha 1.5 Startovací obvod krátkodobého impulsu _____	14
1.1.4 Generátor hodinových impulzů se startovacím obvodem _____	14
Úloha 1.6 Generátor hodinových impulzů se startovacím obvodem _____	15
1.1.5 Zastavení generování hodinových impulzů _____	16
1.1.5.1 Zastavení hodin tlačítkem <i>INITIATE</i> _____	17
Úloha 1.7 Nastavení <i>RS</i> -klopného obvodu tlačítkem <i>INITIATE</i> _____	18
1.1.5.2 Zastavení tlačítkem <i>STOP</i> _____	19
Úloha 1.8 Ověření funkce tlačítka <i>STOP</i> _____	21
Úloha 1.9 Zastavení hodin tlačítkem <i>STOP</i> po zápise do instrukč.reg. _____	21
1.1.5.3 Programové zastavení hodin instrukcí <i>HLT</i> _____	22
Úloha 1.10 Činnost obvodu pro zastavení hodin _____	24
1.1.6 Startování a zastavení generátoru hodinových signálů _____	25
Úloha 1.11 Zdroj hodinových signálů $\Phi 1$ a $\Phi 2$ _____	26
1.2 Vstupní jednotka _____	27
1.2.1 Třístavová logika _____	28
Úloha 2.1 Ověření činnosti dvouvstupových hradel negovaného součinu s otevřeným kolektorem _____	29

1.2.2 Činnost vstupní jednotky	30
Úloha 2.2 Přenos čtyřbitového čísla na sběrnici	32
1.3 Řídicí jednotka	34
1.3.1 Instrukční registr	34
Úloha 3.1 Ověření činnosti synchronního binárního čítače	35
1.3.2 Registr řídicí jednotky	36
1.3.3 Registr instrukcí s registrem řídicí jednotky	37
Úloha 3.2 Záznam informace registrem instrukcí ve spojení s registrem řídicí jednotky	37
1.3.4 Programovatelná paměť <i>PROM</i>	39
1.3.5 Programování paměti <i>PROM</i>	43
Úloha 3.3 Programování paměti <i>PROM</i>	46
1.3.6 Paměť v řídicí jednotce	47
1.3.6.1 Postup při snímání stavu naprogramované paměti	48
Úloha 3.4 Řídicí paměť ve spolupráci s registrem instrukcí	50
1.3.7 Dekodéry	51
1.3.7.1 Dekodér <i>MH 7442</i>	52
Úloha 3.5 Ověření činnosti dekodéru <i>MH 7442</i>	53
1.3.7.2 Dekodéry v řídicí jednotce	54
Úloha 3.6 Dekodéry ve spojení s řídicí paměti <i>ROM</i>	56
1.3.8 Sestava řídicí jednotky	57
Úloha 3.7 Řídicí jednotka se simulovaným vstupním slovem na adresové a datové sběrnici	58
1.3.9 Úplná řídicí jednotka	59
Úloha 3.8 Řídicí jednotka a jednotka hodinových signálů v modulovém provedení	62
1.4 Programová paměť <i>RAM</i>	64
1.4.1 Programová paměť <i>RAM</i> typu <i>MH 7489</i>	64
Úloha 4.1 Programování paměti <i>RAM</i> typu <i>MH 7489</i>	65
1.4.2 Programování paměti <i>RAM</i> typu <i>MH 7489</i> ze vstupní jednotky	67
Úloha 4.2 Programování paměti <i>RAM</i> ze vstupní jednotky	67
1.4.3 Programový čítač	70



Úloha 4.3 Řízení instrukčního registru	70
1.4.4 Programový čítač a programová paměť RAM	72
Úloha 4.4 Programová paměť RAM ve spolupráci se sběrnici	73
1.5 Registry spolupracující s aritmeticko-logickou jednotkou	76
Úloha 5.1 Simulovaný přenos datového slova z registru A do registru B	76
1.4.1 Binární sčítačka	78
Úloha 5.2 Sčítání čtyřbitových čísel	78
1.4.2 Binární sčítačka s registry A a B	79
Úloha 5.3 Sčítání čtyřbitových čísel s použitím registru A, B a sběrnice BUS	80
1.6 Výukový rozložený mikropočítač	84
1.6.1 Sestavení vyučovacího rozloženého mikropočítače	84
1.6.1.1 Připojení vstupní jednotky ke sběrnici	85
1.6.1.2 Vstupní jednotka a řídicí jednotka	85
1.6.1.3 Programování paměti RAM a spolupráce s řídicí jednotkou	88
1.6.1.4 Aritmeticko - logická jednotka (ALU)	91
1.6.2 Programování vyučovacího stavebnicového mikropočítače	92
2 Sestava malého mikroprocesorového systému	100
2.1.1 Mikroprocesor MHB 8080A	100
2.1.2 Struktura mikroprocesoru	102
2.1.3 Základní pojmy při přenášení instrukcí	104
2.1.4 Časování a řízení mikroprocesoru	107
2.2.1 Činnost mikroprocesoru buzeného generátorem hodinových impulsů	115
2.2.2 Generátor hodinových impulsů	115
2.2.3 Ověření činnosti generátoru hodinových signálů MH 8224	119
Úloha 2.1 Generování fázově posunutých hodinových signálů	120
2.3.1 Univerzální registr MH 3212	121
2.3.2 Řízení střadače MH 3212	121
2.3.2.1 Stav vysoké impedance	124
2.3.2.2 Výstupní režim	124
2.3.2.3 Vstupní režim	124
2.3.2.4 Režim žádosti o přerušení	125
Úloha 3.1 Ověření činnosti univerzálního registru MH 3212 ve vstupním	

a výstupním režimu a žádosti o přerušení	126
2.3.3 Stavový registr	127
Úloha 3.2 dekódování stavového slova poskytující signály pro řídicí sběrnici	128
2.4.1 Systémový budič <i>MH 8228</i>	129
2.4.2 Laboratorní zpracování vlastností systémového budiče <i>MH 8228</i>	133
Úloha 4.1 Přenesení informace podél sběrnice s využitím systémového budiče	135
2.5.1 Ověření činnosti systémového budiče a stavového registru	137
Úloha 5.1 Vliv stavového slova na činnost systémového budiče	137
2.5.2 Ověření činnosti systémového budiče, stavového a výstupního registru	140
Úloha 5.2 Přenesení informace do výstupního registru	140
2.5.3 Ověření činnosti systémového budiče, stavového, výstupního a vstupního registru	142
Úloha 5.3 Přenos osmibitové informace od mikroprocesoru na výstup a ze vstupu k mikroprocesoru	143
Literatura	149