

Obsah

1	ÚVOD	1
2	HISTORIE	3
2.1	ZÁZNAM ČÍSEL	3
2.2	PRVNÍ VYNÁLEZCI VÝPOČETNÍCH POMŮCEK	4
2.3	PRŮMYSLOVÁ REVOLUCE V ANGLII	4
2.4	STROJE NA KONCI 19. STOLETÍ	6
2.5	PRVNÍ POLOVINA 20. STOLETÍ	7
2.5.1	Konrád Zuse	7
2.5.2	Alan Mathison Turing	8
2.6	ROZMACH POČÍTAČŮ	10
2.6.1	John Louis von Neumann	11
2.6.2	Počítač Mark I	13
2.6.3	Počítač EDSAC	14
2.7	POČÍTAČOVÝ PRŮMYSL	15
2.8	POVÁLEČNÉ OBDOBÍ V ČECHÁCH	16
2.8.1	Antonín Svoboda	19
2.9	ROZVOJ MIKROPROCESORŮ A PERSONÁLNÍCH POČÍTAČŮ	20
3	ARCHITEKTURA, ORGANIZACE A IMPLEMENTACE POČÍTAČE	23
3.1	ARCHITEKTURA POČÍTAČE	23
3.2	ORGANIZACE POČÍTAČE	25
3.3	IMPLEMENTACE POČÍTAČE	28
3.4	PROGRAMOVÁNÍ	30
3.5	ZÁKLADNÍ PRVKY POČÍTAČE	31
3.6	FORMÁLNÍ POPIS POČÍTAČOVÉHO SYSTÉMU	31
4	REPREZENTACE DAT	37
4.1	LOGICKÉ HODNOTY	37
4.2	ZNAKY	38
4.3	ČÍSELNÉ SOUSTAVY	38
4.3.1	Polyadicke číselné soustavy	39
4.3.2	Nepolyadicke číselné soustavy	39
4.3.3	Konverze mezi polyadicckými soustavami o různém základu	40
4.3.4	Chyby při konverzji	42
4.4	ČÍSLA V PEVNĚ ŘÁDOVÉ ČÁRCE	44
4.4.1	Binární čísla se znaménkem	45
4.4.2	Dvojkový doplněk	46
4.4.3	Čísla v kódu BCD	46
4.5	ČÍSLA V PLOVOUCÍ ŘÁDOVÉ ČÁRCE	47
4.5.1	Přesnost záznamu reálných čísel	50
4.5.2	Doporučení IEEE-754 (854)	51
4.5.3	Reprezentace reálných čísel v procesorech Intel	53
4.5.3.1	Nuly se znaménkem	53
4.5.3.2	Normalizované a denormalizované konečné hodnoty	53
4.5.3.3	Nekonečna se znaménkem	55
4.5.3.4	Necíselné hodnoty	55
4.5.3.5	Formáty čísel	55
4.6	SPECIÁLNÍ TYPY ZÁZNAMU ČÍSEL	56

4.7	DATA S AUTOMATICKOU IDENTIFIKACÍ.....	56
4.7.1	Tagované paměti.....	57
4.7.2	Deskriptory dat.....	57
4.7.3	Objekty	58
4.8	STRATEGIE MATEMATICKÝCH OPERACÍ.....	58
4.8.1	Operace sčítání a odčítání	58
4.8.2	Operace násobení a dělení	59
5	INSTRUKCE	61
5.1	INSTRUKČNÍ REPERTOÁR.....	62
5.1.1	Variace operačních kódů	62
5.1.2	Variace operandů.....	63
5.1.3	Modalita polí operandu	63
5.1.4	Modality ochrany paměti.....	63
5.2	OPERANDY INSTRUKCÍ	64
5.2.1	Čtyřadresové instrukce	64
5.2.2	Tříadresové instrukce.....	64
5.2.3	Dvouadresové instrukce.....	65
5.2.4	Jednoadresové instrukce.....	65
5.2.5	Bezadresové počítáče.....	65
5.3	SKUPINY INSTRUKcí	66
5.3.1	Instrukce přesunu dat	66
5.3.2	Skupina aritmeticko-logických instrukcí	66
5.3.3	Skupina instrukcí posuvu a rotace	67
5.3.4	Skupina skokových instrukcí	68
5.3.5	Instrukce pro operace se zásobníkem	68
5.3.6	Instrukce řízení stroje	69
5.3.7	Skupina instrukcí vstupu a výstupu.....	69
5.4	INSTRUKČNÍ REPERTOÁR - VELIKOST, SLOŽITOST A ÚPLNOST	70
5.5	ZPŮSOBY ADRESOVÁNÍ	71
5.5.1	Přímé adresování	71
5.5.2	Nepřímé adresování.....	73
5.5.3	Relativní adresování.....	73
5.5.4	Indexované adresování	75
6	PROCESORY	77
6.1	ŘADIČ	79
6.2	FORMÁTY MIKROINSTRUKCÍ.....	83
6.3	NANOPROGRAMOVÁNÍ	84
6.4	VIRTUÁLNÍ PROCESOR.....	86
6.5	OPTIMALIZACE PRÁCE PROCESORU	88
6.5.1	Procesory s proudovým zpracováním	88
6.5.2	Vektorové procesory.....	90
6.5.3	Superskalární procesory	93
6.5.4	Přerovnání instrukcí	94
6.5.5	Optimalizace instrukcí skoku	96
6.5.6	Instrukce vázané daty.....	98
6.6	DALŠÍ ZVYŠOVÁNÍ VÝKONNOSTI PROCESORŮ	98
6.6.1	Koncepcie architektury RISC	99
6.6.2	Taxonomie procesorů RISC	102
6.6.3	Přehled vlastností komerčně dodávaných procesorů	103
6.6.3.1	Procesory typu SPARC	104
6.6.3.2	Procesor IBM - RS/6000	104
6.6.3.3	Procesor Intel 860	105
6.6.4	Architektury Post-RISC	106
6.6.4.1	Jednotka predekódování a vyrovnávací paměti instrukcí (1)	107

6.6.4.2	Predikční jednotka (Fetch/Flow) (2)	108
6.6.4.3	Dekódování a skoky (Decode/Branch) (3)	108
6.6.4.4	Přidělování instrukcí a změna uspořádání (4)	109
6.6.4.5	Exekuční jednotky (5)	109
6.6.4.6	Odkládací jednotka a vyrovnávací paměť pro ukončené instrukce (6)	110
6.6.4.7	Proudová linka zpracování instrukcí u procesorů třídy post-RISC	111
6.6.5	<i>Třída post-RISC jako procesor řízený daty</i>	111
6.6.6	<i>Příklady vybraných procesorů</i>	112
6.6.6.1	DEC Alpha 21 164 (21 264)	112
6.6.6.2	IBM PowerPC 604.....	113
6.6.6.3	Intel Pentium P6	115
7	PAMĚTI.....	117
7.1	CHARAKTERISTIKY PAMĚTI.....	117
7.1.1	Rozlišení paměti podle přístupu k datům	118
7.1.2	Rozlišení paměti podle implementace	119
7.1.3	Rozlišení paměti podle umístění v systému	121
7.2	VNITŘNÍ ORGANIZACE PAMĚŤOVÝCH JEDNOTEK.....	122
7.2.1	Paměť se širokým slovem	123
7.2.2	Paměť s prokládanými cykly	123
7.2.2.1	Techniky redukce konfliktů	124
7.2.3	Kontrola a opravy chyb dat v pamětech.....	126
7.3	HIERARCHICKÉ PAMĚŤOVÉ SYSTÉMY.....	128
7.3.1	Mapovací mechanismy	129
7.3.2	Dvojúrovňový paměťový systém	130
7.3.2.1	Stránkována paměť	130
7.3.2.2	Segmentovaná paměť	131
7.3.2.3	Stránkovana segmentová paměť	131
7.3.3	Efektivní přístupová doba	132
7.3.4	Příklady realizace virtuálního adresování	133
7.3.4.1	Sun SPARC	133
7.3.4.2	Intel Pentium	135
7.3.5	Struktura programu a virtuální paměťový systém	137
7.3.6	Strategie výměny bloku	138
7.3.6.1	Strategie FIFO	139
7.3.6.2	Strategie LRU.....	140
7.3.7	Tříúrovňový paměťový systém	141
7.3.7.1	Vyrovnávací paměť s přímým mapováním	143
7.3.7.2	Vyrovnávací paměť s asociativním mapováním	143
7.3.7.3	Vyrovnávací paměť s částečně asociativním mapováním	144
7.3.8	Zápisovací strategie	145
7.3.8.1	Strategie současného zápisu	146
7.3.8.2	Strategie zpožděného zápisu	146
7.3.8.3	Strategie předběžného zápisu	147
7.3.8.4	Porovnání strategií zápisu	147
7.3.9	Redukce ztrát výkonu v hierarchických paměťových systémech	147
7.3.9.1	Snížení počtu výpadků bloku	147
7.3.9.2	Redukce ztrát při výpadku bloku	148
7.3.9.3	Redukce času potřebného k nalezení shody	149
7.3.10	Virtuální a fyzické vyrovnávací paměti	149
8	PROPOJOVACÍ SUBSYSTÉMY	151
8.1	SMĚROVÉ ORGANIZACE.....	152
8.1.1	Základní pojmy	152
8.1.2	Statické sítě	153
8.1.2.1	Lineární síť	153
8.1.2.2	Stromové sítě a hvězda	153
8.1.2.3	Kruhová síť	154
8.1.2.4	Planární topologie	155
8.1.2.5	Hyperkrychle	155
8.1.2.6	Komunikační strategie ve statických sítích	155
8.1.3	Dynamické sítě	156
8.1.3.1	Křížové přepínače	156
8.1.3.2	Propojovací síť s výměnou	157

8.1.3.3	Víceúrovňové přepínací sítě.....	158
8.1.3.4	Strategie řízení dynamické sítě.....	159
8.2	SBĚRNICOVÉ ORGANIZACE	160
8.2.1	<i>Sběrnicové hierarchie</i>	161
8.2.2	<i>Synchronní a asynchronní přenos</i>	162
8.2.3	<i>Arbitráž požadavků o sběrnici</i>	164
8.2.4	<i>Příklady sběrnic v komerčních systémech</i>	166
8.2.4.1	Paralelní sběrnice AGP	166
8.2.4.2	Sériová sběrnice USB	167
8.3	ZPŮSOBY PROGRAMOVÉ OBSLUHY PROPOJENÍ.....	167
8.3.1	<i>Programová obsluha.....</i>	168
8.3.2	<i>Obsluha s využitím přerušení.....</i>	168
8.3.3	<i>Blokové přenosy - DMA.....</i>	169
8.3.3.1	Přímý přístup s odpojením procesoru	170
8.3.3.2	Přímý přístup s "kradením" cyklů	171
8.3.3.3	Multiplexovaný přístup	171
8.3.4	<i>Samostatné procesory</i>	171
9	TAXONOMIE VÝPOČETNÍCH SYSTÉMŮ	173
9.1	FLYNNNOVA TAXONOMIE	173
9.2	PROCESORY TYPU SISD	173
9.3	PROCESORY TYPU SIMD	174
9.4	PROCESORY MISD	174
9.5	PROCESORY MIMD.....	175
9.6	DALŠÍ POUŽÍVANÉ TAXONOMIE	175
10	POČÍTAČOVÉ SYSTÉMY S VYSOKÝM VÝKONEM.....	177
10.1	PŘEHLED ORGANIZACÍ S VYSOKÝM VÝKONEM	178
10.1.1	<i>Multiprocesory MIMD se sdílenou pamětí</i>	179
10.1.2	<i>Multiprocesorové vektorové stroje</i>	180
10.1.3	<i>Systémy MIMD s distribuovanými paměti</i>	181
10.1.4	<i>Stroje SIMD</i>	182
10.1.5	<i>Maticové počítače</i>	183
10.1.6	<i>Distribuované paměti</i>	184
10.1.7	<i>Porovnání systémů SIMD a MIMD</i>	186
10.2	PARALELNÍ SYSTÉMY	186
10.2.1	<i>Podmínky pro paralelní provádění výpočtu</i>	186
10.2.2	<i>Granularita</i>	187
10.2.3	<i>Způsoby paralelního zpracování</i>	187
10.2.4	<i>Výkon paralelního systému</i>	188
10.2.5	<i>Účinnost paralelního zpracování</i>	192
10.2.6	<i>Účinnost paralelních algoritmů</i>	193
11	NETRADICNÍ STROJE	195
11.1	ASOCIATIVNÍ PROCESORY	195
11.2	POČÍTAČE ŘÍZENÉ UDÁLOSTMI	196
11.2.1	<i>Počítač řízený tokem dat</i>	196
11.2.1.1	Jednoúčelové počítače řízené daty	197
11.2.1.2	Statické a dynamické univerzální počítače	198
11.2.2	<i>Aplikační charakteristiky počítačů řízených tokem dat</i>	198
11.2.3	<i>Redukční počítače</i>	199
11.3	SYSTOLICKÁ POLE	199
11.4	NEURONOVÉ SÍTĚ	200
12	PERSPEKTIVY DALŠÍHO TECHNOLOGICKÉHO ROZVOJE	203
12.1	MECHANICKÉ NANOPCÍTAČE	205

12.2	CHEMICKÉ NANOPOČÍTAČE	205
12.2.1	<i>Biologické systémy</i>	207
12.3	KVANTOVÉ NANOPOČÍTAČE	207
12.4	ELEKTRONICKÉ NANOPOČÍTAČE.....	210
13	MĚŘENÍ VÝKONNOSTI	213
14	SPOLEHLIVOST POČÍTAČOVÝCH SYSTÉMŮ	217
14.1	ZÁKLADNÍ POJMY	217
14.1.1	<i>Spolehlivost R(t)</i>	217
14.1.2	<i>Pravděpodobnost poruchy Q(t)</i>	218
14.1.3	<i>Hustota rozložení poruch q(t)</i>	218
14.1.4	<i>Střední doba bezporuchového provozu - MTBF</i>	218
14.2	HODNOCENÍ SPOLEHLIVOSTI.....	219
14.3	ZÁLOHOVÁNÍ.....	220
14.4	SPOLEHLIVOST PROGRAMOVÉHO VYBAVENÍ	221
15	PŘÍLOHY	225
15.1	HISTORICKÝ PŘEHLED VÝZNAMNÝCH TYPŮ POČÍTAČŮ DO ROKU 1978	226
15.2	KÓDOVACÍ TABULKA EBCDIC	228
15.3	KÓDOVACÍ TABULKA ASCII	229
15.4	KÓDOVACÍ TABULKA LATIN 2	230
15.5	SEZNAM NEJDŮLEŽITĚJŠÍCH ANGLICKÝCH ZKRATEK Z VÝPOČETNÍ TECHNIKY	232
16	LITERATURA.....	237