

1	Vývoj architektury číslicových počítačů . . . . .	7
1.1	Co je architektura počítačů? . . . . .	7
1.2	Hodnocení kvality systému . . . . .	9
1.3	Von Neumannova koncepce . . . . .	10
1.4	Generace počítačů . . . . .	12
2	Paměťové systémy . . . . .	14
2.1	Typy paměti . . . . .	15
2.2	Hierarchické uspořádání paměti . . . . .	17
2.3	Vyrovňovací paměť . . . . .	19
2.3.1	Konstrukce adresáře a vyrovnávací paměti . . . . .	20
2.3.2	Příklady vyrovnávacích paměti . . . . .	24
2.3.3	Strategie výměny dat mezi HP a VP . . . . .	25
2.3.4	Zajištění shody dat v HP a ve VP . . . . .	27
2.3.5	Efektivita vyrovnávací paměti . . . . .	29
2.4	Virtuální paměťové systémy . . . . .	29
2.4.1	Podstata virtuální paměti . . . . .	29
2.4.2	Multiprogramový režim . . . . .	31
2.4.3	Adresář hlavní paměti . . . . .	31
2.4.4	Strategie přesunu stránek mezi hlavní a sekundární paměti. . . . .	33
2.5	Paměťový systém počítače EC 1027 . . . . .	34
3	Zabezpečení paměťových systémů proti poruchám . . . . .	37
3.1	Bezpečnostní kódy . . . . .	37
3.2	Parita . . . . .	38
3.3	Zabezpečení hlavní paměti . . . . .	39
3.3.1	Hammingův kód . . . . .	40
3.3.2	Návrh kódu SEC - DED . . . . .	43
3.3.3	Návrh Hammingova dekodéru . . . . .	45
3.4	Zabezpečení vnějších paměti . . . . .	46
3.4.1	Cyklické kódy . . . . .	47
3.4.2	Obvody pro kódování a dekodování informace . . . . .	49
3.4.3	Volba generujícího mnohočlenu . . . . .	52
4	Přídavná zařízení . . . . .	54
4.1	Vstupní zařízení . . . . .	55
4.2	Výstupní zařízení . . . . .	56
4.3	Tiskárny . . . . .	57
4.3.1	Úderové tiskárny . . . . .	58
4.3.2	Bezúderové tiskárny . . . . .	59
4.4	Vnější paměti . . . . .	61
4.4.1	Magnetické diskové paměti . . . . .	61
4.4.2	Magnetické diskety . . . . .	61
4.4.3	Magnetické pásky . . . . .	62
4.4.4	Optické disky . . . . .	62
4.4.5	Hromadné paměti . . . . .	63

5	Připojení přídavných zařízení k procesoru . . . . .	64
5.1	Sběrníkové systémy . . . . .	64
5.2	Synchronní V/V operace řízené procesorem . . . . .	67
5.3	Asynchronní provádění V/V operací . . . . .	70
5.3.1	Sběrnice UNIBUS . . . . .	71
5.4	Vyhodnocení priority . . . . .	74
5.5	Přerušení . . . . .	79
5.6	Přímý přístup do paměti . . . . .	84
6	Připojení přídavných zařízení prostřednictvím kanálů . . . . .	87
6.1	Struktura a funkce kanálu . . . . .	87
6.2	Standardní styk mezi kanálem a řadičem PZ . . . . .	91
6.3	Programování V/V operací . . . . .	96
6.4	Příklady architektury střediskových počítačů . . . . .	97
6.4.1	Systém EC 1040 . . . . .	98
6.4.2	Systém EC 1025/1026 . . . . .	99
6.4.3	Systém EC 1027 . . . . .	101
6.4.4	Systém IBM 4361/81 . . . . .	103
7	Mikroprocesorová technika . . . . .	107
7.1	Osmibitové mikroprocesory . . . . .	108
7.1.1	Mikroprocesor 8080 . . . . .	108
7.1.2	Mikroprocesor 8085 . . . . .	114
7.2	16-bitové mikroprocesory . . . . .	114
7.3	32-bitové mikroprocesory . . . . .	118
7.4	Vývojové prostředky mikropočítačů . . . . .	119
7.4.1	Vývojové systémy . . . . .	120
7.4.2	Nerezidentní vývojové prostředky . . . . .	122
7.4.3	Logické analyzátory . . . . .	122
7.5	Jednodeskové mikropočítače . . . . .	125
7.6	Jednočipové mikropočítače . . . . .	129
7.7	Osobní počítače . . . . .	131
7.7.1	IBM PC . . . . .	132
8	Hodnocení výkonosti počítačů . . . . .	133
8.1	Metody hodnocení výkonosti . . . . .	133
8.2	Instrukční mixy . . . . .	134
8.3	Zkušební úlohy . . . . .	139
8.4	Monitorování výkonosti počítačů . . . . .	141
8.5	Modelování výkonosti počítačů . . . . .	142
9	Proudové zpracování informací . . . . .	144
9.1	Současné využití několika funkčních jednotek . . . . .	144
9.2	Optimalizace struktury jednotky s proudovým zpracováním . . . . .	148
9.3	Proudové zpracování programu . . . . .	150
9.4	Příklady architektury procesorů s proudovým zpracováním instrukcí . . . . .	154
9.5	Proudové pracující aritmetické jednotky . . . . .	158
9.6	Vektorový procesor . . . . .	164
10	Paralelní systémy . . . . .	166
10.1	Důvody použití paralelních systémů . . . . .	166
10.2	Rozdělení paralelních systémů . . . . .	169
10.3	Multiprocesorové systémy (MIMD) . . . . .	171
10.3.1	Honeywell 66/60 . . . . .	171
10.3.2	UNIVAC 1100/80 . . . . .	175
10.3.3	Experimentální multiprocesorové systémy . . . . .	175

10.4	Procesory řízené tokem dat . . . . .	178
10.4.1	Jednoučelové procesory . . . . .	179
10.4.2	Univerzální procesory . . . . .	183
10.5	Maticové procesory (SIMD) . . . . .	184
10.6	Asociativní procesory . . . . .	185
10.7	Systolické sítě . . . . .	188
10.7.1	Systolické sítě pro aritmetické operace . . . . .	189
10.7.2	Systolické sítě pro třídění . . . . .	192
11	Propojovací sítě pro multiprocessorové systémy . . . . .	194
11.1	Rozdělení propojovacích struktur . . . . .	194
11.2	Sběrnice . . . . .	194
11.3	Vícenásobně přístupné jednotky . . . . .	195
11.4	Propojovací sítě . . . . .	195
11.4.1	Základní vlastnosti propojovacích sítí . . . . .	195
11.4.2	Použití propojovacích sítí v systému . . . . .	198
11.4.3	Blokující sítě . . . . .	200
11.4.4	Přestavitelné sítě . . . . .	202
11.4.5	Neblokující sítě . . . . .	203
11.5	Kombinace základních propojovacích struktur . . . . .	205
11.5.1	Hvězda . . . . .	205
11.5.2	Soustavy sběrnic . . . . .	206
12	Databázové procesory . . . . .	207
12.1	Organizace bází dat . . . . .	207
12.2	Způsoby realizace bází dat . . . . .	210
12.3	Příklady architektury databázových procesorů . . . . .	213
13	Perspektivy vývoje architektury počítačů . . . . .	216
13.1	Počítače s redukováným souborem instrukcí . . . . .	217
13.1.1	Vlastnosti redukováného souboru instrukcí . . . . .	218
13.1.2	Provádění redukováných souborů instrukcí . . . . .	221
13.2	Orientace architektury počítačů na jazyky vyšší úrovně . . . . .	222
13.3	Pátá generace počítačů . . . . .	224
13.3.1	Oblasti využití perspektivních počítačů . . . . .	224
13.3.2	Vlastnosti systémů páté generace . . . . .	225
	Literatura . . . . .	228
	Seznam nejdůležitějších použitých zkratk a symbolů . . . . .	230
	Seznam popisovaných počítačů a procesorů . . . . .	235